This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP362076545A

DOCUMENT-IDENTIFIER:

JP 62076545 A

TITLE:

DRIVE CIRCUIT SUBSTRATE FOR DISPLAY DEVICE

PUBN-DATE:

April 8, 1987

INVENTOR-INFORMATION:

NAME

IKEDA, MITSUSHI AOKI, TOSHIO DOJIRO, MASAYUKI

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP60214570

APPL-DATE:

September 30, 1985

INT-CL (IPC): H01L027/12, G02F001/133 , G09F009/35 , H01L029/78

US-CL-CURRENT: 257/59, 257/E27.111

ABSTRACT:

PURPOSE: To surely prevent the short circuit among mutilayer wirings,

improve a reliability and obtain an excellent display image by constructing

interlayer insulative films into a two-layer insulative film structure.

CONSTITUTION: A Ta film is coated on an insulation substrate by a sputtering

and an address bus 2 is formed by pattern-forming the Ta film. A gate

electrode 3 is formed in a configuration projected from the address bus 2.

Then, a photoresist pattern is formed and the exposed surface of the Ta film is

anodized at a voltage 100V to selectively form anodic oxide films 4,

4<SB>1</SB> and 4<SB>2</SB> on the gate electrode 3 and the
portion of the
address buss 2 wherein data buses cross one another thereafter.
Then, an
SiO<SB>2</SB> film 5 is heaped up over the whole surface and
subsequently an
undoped amorphous Si film 6 and n<SP>+</SP> type α -Si film
6 are heaped
up thereover as semiconductor thin films, succeeded by a patternforming being
so conducted as to leave the semiconductor thin films in an
island
configuration. Thereafter, an ITO film is coated by a
sputtering, to which a
pattern-forming is applied to form a pixel electrode 8.

COPYRIGHT: (C) 1987, JPO&Japio

19日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭62 - 76545

<pre>⑤Int.Cl.⁴</pre>	識別記号	庁内整理番号	43公開	昭和62年(1987	7)4月8日
H 01 L 27/12 G 02 F 1/133 G 09 F 9/35 H 01 L 29/78	3 2 7 3 0 1	7514-5F 8205-2H 6810-5C 8422-5F	審査請求 有	発明の数 1	(全5頁)

回発明の名称 表示装置用駆動回路基板

②特 願 昭60-214570

②出 願 昭60(1985)9月30日

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 光 志 郊発 明 者 \blacksquare 池 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 男 ⑫発 明 者 青 木 孨 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 ⑫発 明 者 城 政 幸 堂 川崎市幸区堀川町72番地 株式会社東芝 ①出 願 人

邳代 理 人 并理士 鈴江 武彦 外2名

明 細 魯

1. 発明の名称

表示装置用駆動回路基板

2. 特許請求の範囲

(1) 絶縁性基板と、この基板上に形成された 複数本のアドレス線と、このアドレス線が形成さ れた基板上にアドレス線と交差する方向に形成さ れた複数本のデータ線と、これらアドレス線とデ ータ線の各交差位置に形成された複数の薄膜トラ ンジスタと、これらの薄膜トランジスタを介して 選択的に前記データ線に接続されて表示素子に駆 動電圧を印加する複数の画楽電極とを有し、前記 薄膜トランジスタのゲート電極およびソース電極 がそれぞれ前記アドレス線およびデータ線と一体 形成され、ドレイン電極が前記画楽電優に接続さ れて構成される表示装置用駆動回路基板において、 前記アドレス線のうち前記データ線と交差する部 分および前記ゲート電板の表面に前記アドレス線 およびゲート電極を構成する金属の陽極酸化膜を 設けたことを特徴とする表示装置用駆動回路基板。

- (2) 前記半導体薄膜はアモルファスSi膜である特許請求の範囲第1項記載の表示装置用駆動回路基板。
- (3) 前記アドレス線の陽極酸化膜が形成されていない部分にコンタクトしてアドレス線の抵抗を低減するための金属配線が形成されている特許請求の範囲第1項記載の表示装置用駆動回路基板。 3.発明の詳細な説明

(発明の技術分野)

本発明は、薄膜トランジスタアレイにより駆動される液晶等の表示装置の駆動回路基板に関する。 (発明の技術的背景とその問題点)

近年、アモルファスのSiや多結晶のCdS、CdSeなどの半導体薄膜を用いた薄膜トランジスタをスイッチング素子としたアクティブ・マトリクス型の表示装置が注目されている。薄膜トランジスタアレイは、ガラス基板等を用いて低温プロセスで形成することができるため、安価に大面積の表示装置を実現できるという利点を有する。

第5回はこの様なアクティブ・マトリクス型の

表示装置の等価回路を示す。図において、

A (A 1 1 , A 1 2 , …) はアドレス線、

D (D 1 1 , D 1 2 , …) は画像信号が供給され るデータ線であり、これらアドレス線Aとデータ 橡Dの各交差位置に画素に対応して薄膜トランジ スタT(T111、T12, …)が形成される。薄 膜トランジスタTのゲート電極はアドレス線Aに、 ソース電極はデータ線Dに、ドレイン電極は表示 素子S (S 1 1 , S 1 2 , …) の画衆電極にそれ ぞれ接続されている。表示素子Sとしては、液晶 業子、エレクトロルミネセンス (EL)素子、エ レクトロクロミック素子等が用いられる。表示素 子Sとして液晶素子を用いる場合通常、図示のよ うに駆動電圧を保持するためのキャパシタC (C++, C+2, …)が設けられる。アドレス 粮A、データ繰D、薄膜トランジスタT、キャパ シタCおよび表示素子Sの画素電極は絶縁性基板 上に集積形成されて駆動回路基板構成する。そし てこの駆動回路基板と対向電極が形成された透明 基板の間に液晶層を挟持することにより、アクテ

な欠陥とならない。しかし、 配線の短絡事故は致命的な大きい欠陥となる。 たとえばアドレス 線とデータ 線が短絡すると、 これらの配線に沿って 線欠陥となる。しかもこの短絡は簡単には補條により救済することができない。

 ィブ・マトリクス型液晶表示装置が得られる。なお、薄膜トランジスタ下のオフ抵抗および表示業子の抵抗が充分に高い場合には、キャパシタCを必要としない。

この種の表示装置を高精細あるいは大面積に実 現する場合には、用いる薄膜トランジスタの数が 非常に多くなる。例えば、アドレス400×デー タ400の場合、素子数は160000となる。 この様な多数の薄膜トランジスタアレイを完全に 製作することは困難であり、種々の欠陥が発生す る。その原因としては、(1)多層配線間あるい はキャパシタの電気的短絡、(2)配線の解放、 (3) 薄膜トランジスタの欠陥、等がある。表示 装置として点欠陥を許容した場合、配線の解放は 容易に救済することができる。例えばアドレス線 が途中の一点で断線した場合には、アドレス線の 両方から信号を供給するようにすることにより、 救済できる。またキャパシタは、薄膜トランジス タのオフ抵抗を充分に大きくし液晶の抵抗率を上 ければ設ける必要がないため、この部分で致命的

カ端部と終端部での画素への 選込みに差が生じ画質の均一性が大きく損われることになる。 Ta膜の膜厚を大きくすれば配線抵抗を小さくすることができるが、余り厚くすると誤の剥がれやデータ線の断線の原因となる。

また、Ta膜によるアドレス線およびゲート電極を形成し、その上にSiО₂膜を堆積した後、SiО₂膜のピンホール部のみをピンホールを介して関極酸化する方法も考えられている(特公昭60-54478号公報)。しかしこの方法は、その後にSiО₂膜に孔が開いた場合に多解配線問の短格を生じるため、短格防止策として不充分である。

(発明の目的)

本発明は上記した点に塩みなされたもので、配線抵抗を大きくすることなく多層配線間の短路を確実に防止し、もって優れた画像表示を可能とする表示装置用駆動回路基板を提供することを目的とする。

(発明の概要)

(発明の効果)

本発明によれば、層間絶緑膜を腐植酸化膜を含む2層絶緑膜構造とすることにより、多層配線間の短路を確実に防止することができる。しかも陽極酸化膜を設けるのはアドレス線の一部およびゲート電極部分のみであるため、アドレス線の高質化を招くことはない。従って本発明によれば、信頼性が高く、かつ優れた表示画像が得られる表示装置用駆動回路基板が実現する。

(発明の実施例)

以下本発明の実施例を説明する。

これらの半導体薄膜を島状に残すようにパターン
形成する。次にITO膜を1500人スパッタンし、
これをパターン形成して画素電極8を形成する。
そしてAg膜を1μm蒸着し、パターニングして
データ線9、これから突設した形のソース電極
10および画素電極8に接続されるドレイン電極
11を形成する。優後に薄膜トランジスタのチャ
ネル領域部のn・型a-Si膜7をCDE法により除去する。

本実施例では、アドレス線の抵抗は陽便酸化前の値60kΩに対して66kΩであり、その増加は殆ど問題にならない。またアドレスパルスの遅延は全面隔極限化した場合の約1/2に止まり、従って表示のはらつきが少なくなる。

第2図は別の実施例の要部構成を第12図(a)に対応させて示す。先の実施例と対応する部分には同一符号を付して詳細な説明は省略する。先の実施例では、アドレス線から突設する形でゲート電極を形成したのに対して、この実施例ではアドレス線上に薄膜トランジスタを構成している。こ

第1図(a)~(c)は一実施例の駆動回路基 板であり、(a)は平面図、(b)および(c) はそれぞれ(a)のA-A およびB-B が面面 図である。具体的には44mm×60mmの画面の液 晶表示装置用として構成されたものである。これ を製造工程に従って説明すると、絶縁体裁板とし て例えばコーニング7059などのガラス基板1 を用い、先ずこの上にTa膜を1500Aスパッ タし、これをパターン形成したアドレス镍2およ びこれから突設した形のゲート電極3を形成する。 次にフォトレジストパターンを形成し、100V の電圧で露出しているTa膜表面を磨極酸化して、 ゲート電板3上およびアドレス線2のうち後にデ ータ線が交差する部分(第1図(a)に斜線を施 して示した領域〉上に選択的に陽極酸化膜4 (41,42)を形成する。この後全面にプラズ マCVDにより2500人のSi02 膜5を堆積 し、続いて半導体薄膜としてアンドープのアモル ファスSi(a-Si)膜 6 とn゚型a-Si膜 7 を堆積し、第 1 図 (a) に破線で囲んだ領域に

のような構成の場合にも、アドレス線2上およびゲート電極3上に斜線を施して示したように選択的に関極酸化膜4(41、42)を形成することにより、先の実施例と同様の効果が得られる。

第4図(a)(b)は、第3図の実施例を変形した実施例の平面図とそのD-D´断面図である。この実施例では、アドレス線2にコンタクトさせて重ねる金属配線13を、アドレス線2に沿って

連続的に配設している。 従ってこの金属配線 1 3 とデータ線 9 の絶縁のためにデータ線 9 上に約 1 μπのポリイミド膜 1 4 を設けている。この実施例の場合更にアドレス線の低抵抗化が可能であり、金属配線 1 3 として 1 μπのΑ 2 膜を用いて約 1 k Ωのアドレス線抵抗が実現できた。

第3 図および第4 図の実施例のようにアドレス 線に更に金属配線を積み重ねる場合、本発明の構造では隔極酸化膜が部分的に形成されていて、コンタクト孔形成のためのエッチングはSiO2 膜に対してのみ行なえばよく、エッチングの困難な TaOに対しては必要でないので、工程が容易である。

本発明は上記した実施例に限られるものではない。例えばアドレス線を構成する金属膜はTaに限らず、Ti,A&など陽極酸化できるものであればよい。薄膜トランジスタを構成する半導体薄膜もa-Siに限らず、多結晶SiヤCdSe.CdSなどを用いることができる。層間絶縁膜としても、SiO2膜の他、Si3N4膜や


A ℓ 2 O 3 膜等を用いることができる。


その他本発明はその趣旨を逸脱しない範囲で種々変形して実施することができる。


4. 図面の簡単な説明

第1図(a)~(c)は本発明の一実施例の駆動回路基板を示す図、第2図は他の実施例の駆動回路基板の要部構成を示す図、第3図(a)(b) および第4図(a)(b)は更に他の実施例の駆動回路基板の要部構成を示す図、第3図(a)(b) が「路域の要部構成を示す図、第5図はアクティブ・マトリクス型液晶表示装置の等価回路を示す図である。


出願人代理人 弁理士 鈴江武彦








第 1 図





第 5 図